顺百物业科普网

cmos电路中悬空是接高电平状态。 高电平，指的是与低电平相对的高电压，是电工程上的一种说法。在逻辑电平中，保证逻辑门的输入为高电平时所允许的最小输入...